新华三笔试题（助力面试）

1、CMOS的功耗主要是什么？

CMOS电路主要有动态功耗和静态功耗组成，动态功耗又分为开关功耗、短路功耗（内部功耗）两部分。

1. 动态功耗

   动态功耗包括：开关功耗或称为反转功耗、短路功耗或者称为内部功耗；

   开关功耗：电路在开关过程中对输出节点的负载电容充放电所消耗的功耗。比如对于下面的CMOS非门中：

2.  

   

   当Vin=0时，PMOS管导通，NMOS管截止；VDD对负载电容ClCl进行充电；

   当Vin=1时，PMOS管截止，NMOS管导通；VDD对负载电容ClCl进行放电；

   这样开关的变化，电源的充放电，形成了开关功耗，开关功耗的计算公式如下：

3. 

4. 在上式中，VDD为供电电压，Cload为后级电路等效的电容负载大小，Tr为输入信号的翻转率，也有另外一种写法，f为时钟频率，一个周期信号翻转两次，所以这里没有 1/2;

5.  

   

   它与电路的工作频率成正比，与负载电容成正比，与电压的平方成正比。

   短路功耗

   由于输入电压波形并不是理想的阶跃输入信号，有一定的上升时间和下降时间，在输入波形上升下降的过程中，在某个电压输入范围内，NMOS和PMOS管都导通，这时就会出现电源到地的直流导通电流，这就是开关过程中的短路功耗。

6.  

   

   
   静态功耗

   在CMOS电路中，静态功耗主要是漏电流引起的功耗

   对于常规cmos电路，在稳态时不存在直流导通电流，理想情况下静态功耗为0，但是由于泄露电流的存在，使得cmos电路的静态功耗并不为0。CMOS泄露电流主要包括：反偏PN结电流和MOS管的亚阈值电流。所以静态功耗主要由这两部分组成。对于深亚微米MOS器件，还存在很多二级效应引起的附加泄露电流。

   静态功耗的计算公式如下，Ipeak为泄漏电流：

7.  

   

   2）如何用UVM验证方法搭建验证平台，简述思路（包括各个部分的功能）

8. 为了方便自己整理思路以及各个知识经验基础的人来阅读。我会分以下几部分来写：

9. 1. 逻辑设计验证简要介绍

   2. SystemVerilog 必要基础

   3. UVM验证平台基本结构

   4. 构建一个实际可用的UVM验证平台

10. http://blog.sina.com.cn/s/blog_8de2be440102w1ly.html博客

11. https://blog.csdn.net/times_poem/article/details/51966255

12. 芯片设计制造流程

芯片设计流程 

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。

芯片设计之前端设计

1. 规格制定
        芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

2. 详细设计

        Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。

3. HDL编码

        使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。

4. 仿真验证

        仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。 设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。
        仿真验证工具Synopsys的VCS，还有Cadence的NC-Verilog。

5. 逻辑综合――Design Compiler

        仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。
        逻辑综合工具Synopsys的Design Compiler。

6. STA

        Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation）。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。
        STA工具有Synopsys的Prime Time。

7. 形式验证

        这也是验证范畴，它是从功能上（STA是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的HDL设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
        形式验证工具有Synopsys的Formality。

        前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。

芯片设计之后端设计

1. DFT
        Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于DFT，有些书上有详细介绍，对照图片就好理解一点。
        DFT工具Synopsys的DFT Compiler

2. 布局规划(FloorPlan)

        工具为Synopsys的Astro

3. CTS

        Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。
        CTS工具，Synopsys的Physical Compiler

4. 布线(Place & Route)

        这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的0.13um工艺，或者说90nm工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。
        工具Synopsys的Astro

5. 寄生参数提取

        由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
        工具Synopsys的Star-RCXT

6. 版图物理验证

        对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求， ERC（Electrical Rule Checking）：电气规则检查，检查短路和开路等电气 规则违例；等等。
        工具为Synopsys的Hercules

        实际的后端流程还包括电路功耗分析，以及随着制造工艺不断进步产生的DFM（可制造性设计）问题，在此不说了。

        物理版图验证完成也就是整个芯片设计阶段完成，下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂（称为Foundry）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了我们实际看见的芯片。

芯片设计之工艺文件

在芯片的设计重要设计环节，像综合与时序分析，版图绘制等都需要用到工艺库文件，而大家往往又对工艺文件缺乏认识，所以导致想自学一些芯片设计的东西就显得很困难。例如，没有工艺版图库文件，学习版图设计就是纸上谈兵。这篇文章主要介绍一下工艺库相关的知识。

工艺文件由芯片制造厂提供，所以概括性的了解国内和国际上有哪些芯片制造厂是很有必要的。国际上，主要有台积电，英特尔，三星等主要半导*造商。国内，主要有中芯国际，华润上华，深圳方正等公司。这些公司都提供相关的工艺库文件，但前提是要与这些公司进行合作才能获取，这些工艺文件都属于机密性文件。

完整工艺库文件主要组成为：

1，模拟仿真工艺库，主要以支持spectre和hspice这两个软件为主，后缀名为scs——spectre使用，lib——hspice使用。

2，模拟版图库文件，主要是给cadence版图绘制软件用，后缀名为tf,drf。

3，数字综合库，主要包含时序库，基础网表组件等相关综合及时序分析所需要用到的库文件。主要是用于DC软件综合，PT软件时序分析用。

4，数字版图库，主要是给cadence encounter软件用于自动布局布线，当然自动布局布线工具也会用到时序库，综合约束文件等。

5，版图验证库，主要有DRC,LVS检查。有的是专门支持calibre,有的专门支持dracula,diva等版图检查工具用。每一种库文件都有相应的pdf说明文档。

反向设计会用到1，2，5等工艺库文件，3和4是不会用到了。正向设计（从代码开始设计的正向设计）则所有的文件都需要用到。由于工艺文件在芯片设计中占有极重要的位置，在每一个关键设计环节都要用到，再加上它的机密属性，所以网络上很难找到完整的工艺文件对于个人学习用，EETOP上有一份cadence公开的用于个人学习的工艺库文件可以方便大家学习，但似乎也是不完整的。

芯片设计之综合

什么是综合？综合就是将RTL级verilog代码用Design Compiler 工具 转换/映射成用基础门级单元表示的电路的过程。基础门级单元也就是平时我们学的与非门，或非门，寄存器之类的，只不过，这些门级单元已经做成了标准的单元库，我们可以直接使用软件来调用，而不需要自己调用门级单元来搭建电路。简单的来说，Design Compiler软件就是做翻译的工作——将代码翻译成实际电路，但又不仅仅是翻译这么简单，它涉及到电路的优化与时序约束，使之符合我们做制定的性能要求。       前文提到该软件是约束驱动型软件，那么约束从何而来？答案是，设计规格书。每一个芯片设计项目都会有一个项目规格说明书，这是在芯片设计之初，整体规划（见前文）的步骤中要制定好的。具体详细的约束要求需要在综合过程中仔细的斟酌决定。       综合的一般流程：

1，预综合过程；

2，施加设计约束过程；

3，设计综合过程；

4，后综合过程。       

PS，使用Design Compiler软件一个必备的条件是要学会使用DC TCL脚本。       

预综合过程。这部分主要是准备好综合过程所使用的库文件（包括工艺库、链接库、符号库、综合库）、设计输入文件，设置好环境参数。       

施加设计约束过程。这部分主要是用DC TCL脚本编写约束文件。具体的约束项目可以分为三大类：

a,面积约束，定义时钟，约束输入/输出路径；

b（环境属性）,约束输入驱动，约束输出负载，设置工作条件（最好、典型、最差情况），设置连线负载模型；

c（高级时钟约束）,对时钟的抖动、偏移、时钟源延迟，同步多时钟，异步时钟，多周期路径，这几类进行细致的约束。 

约束的内容具体就是这么多。一个详细的TCL脚本约束文件基本包含上述所有的约束。后面有一个约束范文。       

设计综合过程。主要是介绍电路模块设计规划（以利于更好的进行约束），Design Compiler综合优化的过程（三大优化阶段，结构级，逻辑级，门级），时序分析的具体过程等综合过程中的一些详细信息。       

后综合过程。综合完毕该怎么看结果，时序违反该如何解决？这就是后综合过程所要解决的问题。在综合之后，通过分析综合报告，可以得知此次的电路综合结果如何，根据不符合的要求，进行重新约束，甚至重新设计电路。在这个阶段特别值得一提的是综合预估，因为在写综合约束脚本的时候，需要确定约束条件，规格书一般不能够涉及到如此细节的部分，所以需要根据实际电路进行综合预估，这个步骤是在代码编写完之后，与验证同时进行的，目的在于大致估计电路是否符合要求，此时的预综合过程与正式的综合过成是一样的，但，要求会宽松许多，时序违反的要求大概为 10%-15%，也就是说电路即使有10%-15%的电路不满足时序也没有关系。       

综合约束过程是一个反复迭代的过程，需要多次设计预估，这样才能不断修正时序违反。范文：

# Set the current_design #

read_verilog {counter_pad.v counter.v} //读取设计文件

current_design Cnt10_PAD

link 

set_operating_conditions -max slow -max_library slow -min fast -min_library fast //设置工作条件

set_wire_load_mode enclosed  //设置连线负载模型

set_wire_load_model -name tsmc18_wl10 -library slow   //设置连线负载模型

set_local_link_library {slow.db fast.db}  //设置链接库

set_max_area 0  //设置面积

set_max_fanout 5 [get_ports reset_n] //设置最大扇出

set_max_fanout 4 [get_ports clk]  //设置最大扇出

set_max_fanout 4 [get_ports in_ena] //设置最大扇出

set_max_transition 0.3 [get_ports reset_n] //设置信号翻转时间

set_max_transition 0.3 [get_ports clk]//设置信号翻转时间

set_max_transition 0.5 [get_ports in_ena]//设置信号翻转时间 

create_clock [get_ports clk]  -period 10  -waveform. {0 5}//创建时钟

set_clock_latency 1  [get_clocks clk]//设置时钟源延时

set_clock_latency -source 1  [get_clocks clk]

set_clock_uncertainty -setup 0.5  [get_clocks clk]//设置时钟不确定度

set_clock_uncertainty -hold 0.4  [get_clocks clk]

set_dont_touch_network [get_clocks clk]//设置伪路径，不要约束

set_clock_transition -fall 0.3 [get_clocks clk]////设置下降沿信号翻转时间

set_clock_transition -rise 0.3 [get_clocks clk]///设置上升沿沿信号翻转时间 

set_input_delay -clock clk  -max 3  [get_ports in_ena]//设置输入延时

set_output_delay -clock clk -max 4 [get_ports cnt]//设置输出延时

set_output_delay -clock clk -min 0.5 [get_ports cnt]

set_output_delay -clock clk  -max 4  [get_ports carry_ena]

set_output_delay -clock clk  -min 0.5  [get_ports carry_ena] 

compile//编译

report_timing -delay max > ./reports/pad_setup_rt.rpt//报告最大时序延时

report_timing -delay min > ./reports/pad_hold_rt.rpt//报告最小时序延时

report_constraint -verbose > ./reports/pad_rc.rpt

report_qor > ./reports/pad_rq.rpt 

remove_unconnected_ports -blast_buses [get_cells -hierarchical *]

set bus_inference_style. {%s[%d]}  

set bus_naming_style. {%s[%d]}

set hdlout_internal_busses true   

change_names -hierarchy -rule verilog

define_name_rules name_rule -allowed {a-z A-Z 0-9 _} -max_length 255 -type cell

define_name_rules name_rule -allowed {a-z A-Z 0-9 _[]} -max_length 255 -type net

define_name_rules name_rule -map {{"\\*cell\\*" "cell"}}

define_name_rules name_rule -case_insensitive

change_names -hierarchy -rules name_rule 

write -format verilog -hier -o ./outputs/pad_counter.sv

write -format ddc -hier -o ./outputs/pad_counter.ddc

write_sdc ./outputs/pad_counter.sdc

write_sdf ./outputs/pad_counter.sdf

总结

芯片设计的过程中是十分复杂，本文也是简单的将芯片设计流程梳理一遍，复杂的就不再赘述了。