1.加法电路

半加器
两个1比特数据相加的电路称为半加器。
两个1比特数据相加方式如下：

真值表

（1）求S的逻辑函数表达式

（2）求C的逻辑函数表达式

根据逻辑函数表达式画出逻辑电路

用异或门电路可以将该电路该画成下列形式：

半加器的图形符号用方框表示，HA时 Half Adder的缩写。

半加器只能进行1位的加法，可以提供一个高位的仅为信号，而不能接受来自一个地位的进位信号，因此，不能进行多位加法运算。

全加器
全加器可以提供一个高位的进位信号，而且也能接受来自一个地位的进位信号。全加器是半加器上附加一种功能的加法器，这种功能就是能够接受来自一个低位的进位信号。
进行技术是，将被加数（A）、加数（B）和来自低位的进位信号（Ci）这三个数据相加，而将和（S）和进位到高位的进位信号（C0）这两个数据作为输出。
全加器的真值表如下：

与半加器一项，试由真值表求出逻辑函数的表达式。
（1）求出S的逻辑函数表达式

（2）求出C0的逻辑函数表达式

使用卡诺图简化逻辑函数表达式

上述电路复杂二球元器件多，但将S与C0的表达式变成
这个电路应用广泛，称为冯诺依曼全加器。
两外两个半加器构成一个全加器。

为了全加器进行多位加法，可考虑采用穿行加法和并行加法两种方式的电路。
（1）串行加法方式
这是从低位到高位逐位相加的方法，若进行1位的加法，则进位信号暂存在用于计算的寄存器种。

串行加法方式由于采用加法数据逐位移存的方式，因此，有运算速度慢的缺点，但有点事电路构成简单。
（2）并行加法方式
这种方式是与计算位相同的全加器并行使用，电路复杂，但运算速度快。

对于并行加法方式，也可以在最低位用半加器
使用并行加法方式的4位加法的加成电路有74LS83.这种集成电路的冯诺依曼全加器是基本的全加器。
试实际确认以下用并行加法方式进行加法的形式。