兼容蓝牙 4.1、4.2 和 5 的低功耗蓝牙 SoC 和工具可应对 IoT 挑战（第 2 部分）---凯利讯半导体

　　4.1、4.2 和 5 版蓝牙标准对低功耗蓝牙做出了重要升级改进，旨在让短距离无线标准成为物联网 (IoT) 无线应用的更优选择。 该系列内容包括两部分，第 1 部分介绍升级内容并概述其优势。此处为第 2 部分，介绍了低功耗蓝牙 SoC、模块和套件，并讨论实现各部分相对平衡的设计方法。在了解系列内容后，有能力的设计人员应能够轻松开展低功耗蓝牙设计。

　　虽然现在已有数家芯片厂商提供符合最新版标准的低功耗蓝牙收发器片上系统 (SoC)，但要利用所有新功能却十分困难。如果从零开始设计，开发人员必须面对相对复杂的射频外围电路设计，然后编写软件来优化其应用程序，如此才能与制造商经测试和验证的低功耗蓝牙协议软件(“堆栈”)平稳对接。然后，他们还必须确保无线设计原型合规。虽然可以选择不需要外围电路设计和合规性测试的模块来简化开发过程，但这会增加成本和解决方案基底面方面的难题。

　　本文通过商业低功耗蓝牙芯片和模块、堆栈、开源应用软件、参考设计和供应商所提供开发工具的示例，介绍了射频设计专业知识有限的工程师解决各种挑战，及最大限度利用无线连接优势的方法。

　　硬件设计

　　本文章第 1 部分介绍了芯片供应商如何在其低功耗蓝牙产品中普遍采用高度集成的 SoC。SoC 几乎完全基于 2.4 GHz 无线电，搭载 ARM Cortex-M0、M3 或 M4F 嵌入式处理器，使用闪存和 RAM 来存储堆栈固件和应用软件。其他片上资源通常包括电源管理，多种外围设备和 I/O，例如脉冲宽度调制 (PWM)、模数转换 (ADC) 和一个通用异步接收器/发送器 (UART)。

　　在推出单芯片硬件的同时，芯片供应商正努力为缺乏射频专业知识的工程师提供参考设计、应用说明和设计工具，来简化其无线产品的设计工作。当然，拥有一些射频知识具备一定优势，但经验不足的工程师也可以设计和开发功能齐全的无线产品。

　　Cypress Semiconductor 的 CYBL1xx7x 蓝牙 4.2 收发器 SoC、设计工具和说明文档，是供应商提供的此类完整解决方案的很好示例。Cypress 的 SoC 将五个子系统集成到单个集成电路中。这样，低功耗蓝牙解决方案以前需要的很多外设元器件如今不再需要。(图 1)。

　　

　　图 1： 低功耗蓝牙芯片制造商普遍采取高度集成的 SoC 方法。此类解决方案只需要极少的外设元器件，使用 ARM Cortex-M[x] 处理器运行堆栈和应用代码。原理图介绍了 Cypress Semiconductor 的 CYBL1xx7x 低功耗蓝牙 SoC。(图片来源：凯利讯半导体电子)

　　这些子系统中最重要的是 CPU 子系统，通常包括嵌入式 ARM 处理器和存储块。直接存储器访问 (DMA) 控制器支持在不占用 MCU 资源的情况下执行特定操作。嵌入式 ARM 内核具备诸多优势。包括广泛的适用范围、强大的生态系统，并且支持几种常见的集成设计环境 (IDE)。内核具有专门设计的低功耗特点，且器件具有足够的计算开销，可以同时运行堆栈和复杂的应用代码。如此，降低了复杂性，并消除了独立应用处理器的成本和空间需求。

　　CYBL1xx7x 的低功耗蓝牙子系统包括链路层 (LL) 引擎和物理层 (PHY)。(请参阅本文第 1 部分，了解更多关于堆栈的详细信息。)LL 引擎支持蓝牙中心和外围功能。射频收发器包含一个集成平衡不平衡转换器，该转换器用作单端射频端口引脚，通过匹配网络驱动 50 Ω 天线端子(见下文)。可通过编程实现所需输出功率，以满足具体应用程序，输出功率范围为 –18 dBm 至 +3 dBm。

　　Cypress SoC 的其他子系统包括系统资源，如电源管理和时钟控制、外设和 I/O。所选的外设和 I/O 很大程度上都匹配低功耗蓝牙 SoC 的典型传感器应用。

　　尽管 Cypress CYBL1xx7x 等 SoC 包含实现完整低功耗蓝牙解决方案的所有硬件(和固件)，但仅将芯片焊接到印刷电路板并通电不太可能形成有效的解决方案。与所有射频设计一样，功能完备的系统需要由无源元器件构成的附加匹配电路(图 2)。

　　

　　图 2： 许多低功耗蓝牙 SoC 高度集成，减少了实现良好运行性能所需的外部元器件的数量，如 Texas Instruments 的 CC2640 SoC 的应用电路所示。然而，外部电路的设计仍然很棘手，推荐参考制造商提供的参考设计。(图片来源：凯利讯半导体电子)

　　区分优劣射频电路的关键参数是电路阻抗 (Z)。在使用 2.4 GHz 无线电等高频率时，射频电路迹线上某一点的阻抗与迹线的特征阻抗 (Z0) 有关，而特征阻抗又取决于印刷电路板基底和电路迹线尺寸、与负载间的距离及负载的阻抗。

　　实际上，当负载阻抗 (ZL)(在发射系统中是天线，在接收系统中是低功耗蓝牙 SoC)等于 Z0 时，迹线上距离负载任意间距处测得的阻抗 (Z) 均相同。其结果是，线路损耗降到最小，实现发射器与天线间的最大功率传输。鉴于此，通常使用匹配网络来确保射频器件的阻抗等于迹线的特征阻抗。

　　供应商在优化低功耗蓝牙 SoC 的性能时，将基于芯片所连接的迹线具有 50 Ω 的特征阻抗这一假设。为此，SoC 集成了标称阻抗为 50 Ω 的平衡不平衡转换器。然而，与外部电路的调谐通常需要确保 SoC 的阻抗精确到 50 Ω。使用包括分流电感器和串联电容器的电路来实现调谐(反义亦然，具体取决于补偿前测得的阻抗值)。

　　天线的类型取决于应用：例如，无线鼠标等低功耗蓝牙应用需要相对较短的射频范围和带宽。在这种情况下，常见的解决方案是使用曲流倒 F 天线 (MIFA)。MIFA 使用印刷电路板迹线成形。基底面小，价格实惠，具有中等增益(图 3)。

　　然而，通过语音识别应用实现的远程控制需要更大的范围和带宽，使有线天线成为更好的选择。其提供比 MIFA 更大的范围和增益，但需要权衡成本和空间。

　　

　　图 3： MIFA 天线是低功耗蓝牙应用的常见解决方案，因为它可以使用印刷电路板迹线成形，基底面小，价格实惠并提供中等增益。(图片来源：凯利讯半导体电子)

　　大多数低功耗蓝牙 SoC 都包含一个阻容 (RC) 电路来提供 16 或 32 kHz 的信号用于定时。这是一种价格实惠、能效高的选择。如果需要更高的定时精度，则必须添加一个外部 32.768 kHz 晶体振荡器 (XTAL)。此外，通常需要外部高频 16 或 32 MHz XTAL 来提供参考频率和系统时钟。

　　模块优势

　　使用分立元件设计低功耗蓝牙电路具有一些优势，特别是较低的物料清单 (BoM) 以及更多地节省空间。然而，此设计方法易出错，会损害产品性能，并且更加难以符合规范。

　　幸运的是，低功耗蓝牙 SoC 制造商提供的参考设计大有助益。适合从可穿戴设备到遥控和信标的众多常见应用。遵从参考设计是首个原型获得合理性能的好方法，更容易针对特定应用进行优化。

　　另一种方法是使用第三方模块。这样做的好处很多。这些装置通常采用相同的低功耗蓝牙 SoC，以 SoC 为基础进行分立设计，优化外部元器件和电路以实现所需性能，最重要的是模块大多能够通过蓝牙 SIG 和 FCC(例如)认证。缺点也很多。成本更高(取决于体积)、尺寸更大、更加依赖单个供应商及其量产能力、以及(有时)可用引脚数量相对于模块所基于的 SoC 有所减少。

　　模块通常由多种开发工具支持。u-blox 的 NINA-B111 蓝牙 4.2 收发器模块是可用模块的典型示例。模块基于 Nordic Semiconductor nRF52832SoC，并且与 Bluetooth 4.2 完全兼容。除 Nordic SoC 外，模块还配有内置天线(或通过专用引脚连接的外部天线)，并包含 32 MHz 和 32.786 kHz 晶体振荡器(图 4)。范围规格为 300 米以上，模块通过蓝牙 SIG 和国际射频合规性的全球认证。NINA-B111 采用 10 x 14 mm 封装(内置天线型号)。

　　

　　图 4：u-blox 的 NINA-B111/2 是经过测试和认证的低功耗蓝牙模块，无需硬件开发，并提供了若干方法来简化软件开发。