同步降压电路PCB布局注意事项

 

  设计大电流，高开关频率同步降压电路时，要想设计一个稳定可靠的系统，PCB布局显得尤为重要。对于大部分刚刚踏入硬件这个行业的工程师来说，往往会在PCB布局方面出很多问题。

1.输入电容回路

    如图红色圈圈部分。该回路看似风平浪静，其实波涛汹涌。这个回路在同步降压电路设计中非常重要，PCB布局最小化这个回路很有必要。

2. 低端MOS管 - 电容  - 输出电容回路 

3.SW节点

开关节点SW是EMI发射源，该节点布线尽量要短。覆铜面积不宜过大。此外输入电容、MOS管Q1、Q2组成的回路中。PCB布线不可避免的在该回路带来寄生电感，此外还有MOS管Q1、Q2的寄生输出电容，共同组成了共振电路。之前我们讲到该回路具有很高的频率成分，有些频率成分会导致谐振， 用示波器观察可以看到SW出有振铃。 如果下端MOS管的Vds max   = 60V。 那么要确保SW谐振电压不超过此电压，否则MOS可能损坏。 如果振铃的峰值过大，可以考虑加一个RC缓冲电路。

4.MOS管栅极驱动布局

理论上MOS管栅极驱动电流应该非常小，但是由于MOS寄生参数的影响。MOS导通的过程中，需要给这些MOS管寄生电容充电。所以需要很大峰值充电电流（高达数安培）。MOS管的不断导通和关断，导致该回路存在很高的di/dt。如果该回路走线长度和阻抗没处理好，会导致振铃。不过这些都不是事，最可怕的后果就是使MOS管开启和关断时间增长。该回路如图所示。

5.PWM控制器尽可能的离MOS管进，以减小回流路径