数字集成电路版图设计（二）——Cadence IC简单的反相器版图设计
接着（一）来说，之前我们画了一个反相器的简单原理图。现在我们来画一个反相器简单的版图…当然我们不考虑细节，比如参数最小尺寸什么的…因为我是萌新，我也在摸索，先画个玩玩…
简单的反相器版图设计
和之前一样Cell View
设置如下：
简单说明一下，这个当然可以调用别人的mos直接做个反相器但是我们为了熟悉操作从基础做起…一点点画…
这就是我们的画布，下面简单介绍一下。
左面是图层选择器，右面是画版图的地方
在画版图的时候常用快捷键是：O插入过孔Cantact，P Path画路径，最小尺寸的，R rectangle画矩形，s移边，k调出一个尺子（持续添加…因为记不全）
让我们简单来画一画
PS：根据规则限制，把这个X snap和Y snap配置一下，0.005
1、画N-Well
2、画有源区
3、画多晶硅
4、利用SN和SP画重掺杂区，SN+AA=N+重掺杂，SP+AA=P+重掺杂
现在其实已经画好两个栅极在一起的C-MOS
5、画接触孔，用来金属连接的
5、将和衬底连接的重掺杂
6、用Contact和Poly把输入引出来
7、用金属（M1）连接
8、用Label标号
选择这个层
仿真
接下来要干的就是仿真了，版图仿真Calibre和原理图仿真区别很大。
1、DRC检查
找到你的DRC规则
然后RUN DRC
我对不起大家…呜呜呜一堆错误，错误报告双击后可在版图上高亮显示…不多说了，让小菜鸡先去改改…