Xilinx DDS IP核调用（1）
文章目录
1. DDS工作原理
1.1 DDS介绍
- 直接数字频率合成器(Direct Digital Synthesis)是一项将先进的数字处理理论与方法引入频率合成的技术，使用数字方法产生波形可调、频率可控的模拟波形，使其能够利用数字方法的可编程性、更高的集成度和更低的成本。此外，由于DDS几乎可实现瞬时改变频率及相位、输出频率分辨率可调、输出波形失真度小等优点，目前DDS在许多数字通信系统中得到广泛地应用。
1.2 DDS原理
- 直接数字频率合成器主要由标准参考频率源、相位累加器、波形存储器、数模转换器及低通平滑滤波器构成。其中参考频率源是稳定度高的时钟，用于DDS中各部件的同步工作，图1-1所示为DDS结构图。
- 具体工作原理：在相位增量和偏移确定后由时钟控制相位累加器产生相位，输出相位经由量化器后舍弃低位数据，使用高位数据对波形存储器进行查找输出波形数据，此后经数模转换器和低通滤波器生成模拟波形。
- 频率计算公式：
- 下图所示为Xilinx DDS IP核结构。定制核时相位增量和偏移可以分配为固定值、可编程或分别由输入端口输入。当配置成可编程时，在总线接口上配置锁存器，包括写使能和数据信号；当配置成固定值时，则在定制IP时需要指定输出频率，并且在嵌入到工程后无法进行调整；当配置成输入端口输入时，则可以随时改变输出频率。
2. Xilinx DDS IP核实现功能
1. SIN COS LUT only
- 相位累加器模式可调（标准和栅格模式。
- 参数选项：硬件参数，硬件参数其实就是相位累加器的位宽（3-48位）和输出数据的位宽（3-26位）。
- 噪声处理（无、泰勒级数校准），泰勒级数校准则是处理查找表中事先存储的波形数据位宽带来的误差（位宽越大，频谱越纯）。
- 资源使用选项（存储类型：AUTO、DROM和BROM；优化目标：自动选择、面积优先、速度优先；DSP48使用情况：最小和最大）。
- 另外所有输入数据和输出数据位宽均为8的整数倍。
2. Phase Generator only
- 相位累加器模式可调（标准和栅格模式）
- 参数选项（硬件参数和系统参数），硬件参数其实就是相位累加器的位宽（3-48位）和输出数据的位宽（3-26位），系统参数为SFDR静态无杂散动态范围和频率分辨率。
- 相位累加器相位增量编程有三种模式，固定模式：由用户在参数界面输入；可编程模式：由用户在参数界面输入并且还有输入端口，用户可更改相位增量值；流水模式：不能在参数界面输入，只能通过输入端口输入。另外当相位增量选择流水模式时，增加相位累加器清零操作，清零的意思是使相位累加器的值为相位增量和相位偏移之和。
- 相位累加器相位偏移编程有四种模式，无相位偏移模式；固定模式：由用户在参数界面输入；可编程模式：由用户在参数界面输入并且还有输入端口，用户可更改相位偏移值；流水模式：不能在参数界面输入，只能通过输入端口输入。相位增量和相位偏移共有十二种组合。
- 资源使用选项（存储类型：AUTO、DROM和BROM；优化目标：自动选择、面积优先、速度优先；DSP48使用情况：最小和最大）。
- 另外所有输入数据和输出数据位宽均为8的整数倍。
3. Phase Generator and SIN COS LUT
- 相位累加器模式可调（标准和栅格模式）
- 参数选项（硬件参数和系统参数），硬件参数其实就是相位累加器的位宽（3-48位）和输出数据的位宽（3-26位），系统参数为SFDR静态无杂散动态范围和频率分辨率。
- 噪声处理（无、泰勒级数校准和相位抖动），相位抖动泰勒级数校准则是处理查找表中事先存储的波形数据位宽带来的误差（位宽越大，频谱越纯）。
- 相位累加器相位增量编程有三种模式，固定模式：由用户在参数界面输入；可编程模式：由用户在参数界面输入并且还有输入端口，用户可更改相位增量值；流水模式：不能在参数界面输入，只能通过输入端口输入。另外当相位增量选择流水模式时，增加相位累加器清零操作，清零的意思是使相位累加器的值为相位增量和相位偏移之和。
- 相位累加器相位偏移编程有四种模式，无相位偏移模式；固定模式：由用户在参数界面输入；可编程模式：由用户在参数界面输入并且还有输入端口，用户可更改相位偏移值；流水模式：不能在参数界面输入，只能通过输入端口输入。相位增量和相位偏移共有十二种组合。
- 输出波形选择（正弦、余弦、正弦和余弦同时输出）
- 波形极性即输出对称波形。
- 资源使用选项（存储类型：AUTO、DROM和BROM；优化目标：自动选择、面积优先、速度优先；DSP48使用情况：最小和最大）。
- 另外所有输入数据和输出数据位宽均为8的整数倍。
3. 后续
后续会进行DDS IP 例化