Vivado防止信号被综合掉的三种方法

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

今天给大侠带来了Xilinx Vivado设计中防止信号被综合掉的三种方法，话不多说，上货。

1、 信号前面将keep  hierarchy选择YES ，或者选择soft（在综合时保持层次），这样有利于你从模块中找到你想抓取的信号和信号名不被更改。

2、  信号前面使用 (* KEEP = “{TRUE|FALSE |SOFT}” *)，可以防止信号被综合掉，但是无法防止在布局布线的时候优化掉。

3、 信号前面使用(* DONT_TOUCH= “{TRUE|FALSE}” *)，可以防止信号在综合，以及布局布线的时候被优化掉。

注意： 右边的TRUE|FALSE必须要大写，否则会报错，无法识别TRUE|FALSE为1|0.

后续会持续更新，带来 ISE、Quartus II 、candence等安装相关设计教程，希望大侠持续关注。

大侠，江湖偌大，愿一切安好，有缘再见！