ZYNQ PS GPIO MIO 基础知识
CLG400------XC7Z010
500 501 502 属于ps端bank
502 部分的引脚 专门用于连接ddr
500 501 部分引脚 用于连接MIO
500 + 501 的引脚个数为54
34 35 属于pl端 bank
MIO主要解决引脚不足问题 所需引脚先连接到MIO 在由MIO连接空闲的引脚
MIO可以通过编程控制 从而实现多路复用功能
Multiuse i/o(MIO)
MIO定义
我们OverviewMIO的功能是将
从PS外设和静态内存接口的访问复用到配置寄存器中定义的PS引脚。在PS表4中，IOP和静态内存接口可以使用多达54个引脚，显示不同的外设引脚可以被映射到哪里。图2显示了MIO模块的框图。
EMIO (E代表扩展)
54个引脚不够用 可以通过emio 使用 pl端的引脚
GPIO ----------INPUT------ DATA_RO寄存器-----反应引脚状态
GPIO ----------OUTPUT------ DATA_RO寄存器-----反应引脚状态
DATA_RO寄存器-----总是反应引脚状态
DATA 寄存器返回前一次寄存器的值 如果要知道当前寄存器的值 需要读DATA_RO
GPIO -----bank 分组 bank0 bank1 bank2 bank3
MIO------bank 分组
MIO PINS 0 THRU 15-------BANK0 MIO 500
MIO PINS 16 THRU 53-------BANK1 MIO 501
MIO的bank可接不同的电压
MIO的bank与GPIO的bank不同
MIO[7]-----BANK0
MIO[8]-----BANK1
作为“input”
从而控制BANK0 BANK1 的电压
BANK500 16个引脚 供电 3.3v
BANK501 38 个引脚 供电 1.8v
有原理图知道MIO[8]接3.3v上拉电阻
MIO[7]接GND
故在对于GPIO处理时 要单独处理MIO[8] MIO[7]
系统上电后 BANK0 的bit7 bit8 只能作为输出