BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match

进行BD文件validata design时候，报错：
[BD 41-237] Bus Interface property FREQ_HZ does not match between /DMA_AXIS_MM2S(100000000) and /axi_dma_0/M_AXIS_MM2S(200000000)

如图所示，自己定义了一个扩展接口DMA_AXIS_MM2S，该扩展接口默认的频率是100M，但是从PS端的FCLK_CLK0出来的时钟是200M的，所以两个频率不匹配导致的。

解决：
右键扩展接口，选择“external interface pproperties”，在“CONFIG”中将FREQ_HZ改为200M即可。

声明：文章用于个人知识学习积累与回顾，同时做个分享，个人能力有限，如有错误，欢迎指正。
联系：个人微博：东巴克。公众号：巴客小屋。文章有帮到你，也欢迎你来关注一波，谢谢