MIPS架构的cpu设计仿真（武汉大学）——2

verilog掌握：语法和C语言类似，看看，不用几个小时就可以了。

modelsim的简单使用：

1，新建工程文件New>>project

2，确定工程名以及library名

3，然后创建文件或是导入已存在的文件（为了后面的仿真演示，所以我这里就直接导入了写好的一个在取址模块

4，导入文件

5,然后编译文件（选择全部编译）

6，进入library工作页，点击编译好的模块进行仿真

7，选择要查看的信号，添加监视（我用的VS里的说法。。。。。）

8，点击运行

9，观察波形图

10，完成基本操作

关于modelsim的踩的坑：

1.     modelsim要先保存，然后才编译，否则直接点编译的话，modelsim会给你编译你保存前的源代码。。。。。

而且丫的它还会显示编译成功（话说当然能成功了，毕竟一开始是空白页）

我头一次见如此厚颜（s）无耻（b）的软件。。。。谁设计的这么坑的软件，是不是傻。。。是不是傻。。。。

2. 双击编译错误时的error字段就可以知道错误点