STM32F10xx (十三) NVIC中断优先级管理（P23）

NVIC中断优先级分组

CM3内核支持256个中断，其中包含了16个内核中断和240个外部中断，并且具有256级的可编程中断设置
STM32并没有使用CM3内核的全部东西，而是只用了它的一部分
STM32有84个中断，包括16个内核中断和68个可屏蔽中断，具有16级可变成的中断优先级
STM32F103系列上面，又只有60个可屏蔽中断（在107系列才有68个）

中断管理方法：
首先，对STM32中断进行分组，组0~4.同时，对每个中断设置一个抢占优先级和一个响应优先级值。
分组配置是在寄存器SCB->AIRCR中配置：

抢占优先级&响应优先级区别：
高优先级的抢占优先级是可以打断正在进行的低抢占优先级中断的。
抢占优先级相同的中断，高响应优先级不可以打断低响应优先级的中断。
抢占优先级相同的中断，当两个中断同时发生的情况下，哪个响应优先级高，哪个先执行。
如果两个中断的抢占优先级和响应优先级都是一样的话，则看哪个中断先发生就先执行

**特别说明：**一般情况下，系统代码执行过程中，只设置一次中断优先级分组，比如分组2，设置好分组之后一般不会再改变分组。随意改变分组会导致中断管理混乱，程序出现意想不到的执行结果。

中断优先级分组函数：

NVIC中断优先级设置

怎样设置单个中断的抢占优先级和响应优先级？
中断设置相关寄存器（core_cm3.h）
MDK中NVIC寄存器结构体（misc.c）

对于每个中断怎么设置优先级？
中断优先级控制的寄存器组：IP[240] 全称是：Interrupt Priority Registers
240个8位寄存器，每个中断使用一个寄存器来确定优先级。
STM32F10x系列一共60个可屏蔽中断，使用IP[59]~IP[0].
每个IP寄存器的高4位用来设置抢占和响应优先级（根据分组），低4位没有用到

中断使能寄存器组：ISER[8]
作用：用来使能中断
32位寄存器，每个位控制一个中断的使能。STM32F10x只有60个可屏蔽中断，所以只使用了其中的ISER[0]和ISER[1].
ISER[0]的bit0~bit31分别对应中断0-31，ISER[1]的bit0-27对应中断32-59

中断失能寄存器组：ICER[8]
作用：用来失能中断
32位寄存器，每个位控制一个中断的失能，STM32F10x只有60个可屏蔽中断，所以只使用了其中的ICER[0]和ICER[1].
ICER[0]的bit0~bit31分别对应中断0-31，ICER[1]的bit0-27对应中断32-59
配置方法跟ISER一样

NVIC总结

中断优先级设计步骤
1）系统运行后先设置中断优先级分组，调用函数：
整个系统执行过程中，只设置一次中断分组。

2）针对每个中断，设置对应的抢占优先级和响应优先级：

3）如果需要挂起/解挂，查看中断当前**状态，分别调用相关函数即可。