大位宽超前进位加法器的实现
大位宽超前进位加法器
无疑就是位数较多时的超前进位加法器,是用超前进位加法器实现的。
1. 串行进位加法器
- 半加器:不包含进位的加法器,需要两个门实现。
- 全加器:包含进位的加法器,需要五个门实现。
- 串行进位加法器使用全加器实现的,由个一位加法器串联而成,第级的用来产生第级的进位。但是这种结构的特点是结构直观简单,运行速度慢,最坏情形下关键路径的延时较长。
串行进位加法器的延时:
2. 超前进位加法器
超前进位加法器就是利用进位产生项和进位传播项实现的,改进的串行进位加法器,一种优化,改变了进位的计算方法,提升了加法器的速度。
具体实现方法:
分析
令
得到:
举个简单的例子,用超前进位加法器实现4位加法:
可得出:每个进位的值均只与输入有关。
但也有不足:当展开的项数越多,电路扇入变大,复杂度增加,速度减慢,通常超前进位加法器4位为单位,便可以形成多位进位加法器啦,即大位宽超前进位加法器。
3.用超前进位加法器实现16位加法器
对再进一步处理
令
,因为和均与输入有关,,这是一个单位,改变下形式:正如下图所示:
便可形成16位加法器了:
进而可以形成更加复杂的加法器:
4.致谢
文中部分图片来自中国科学院微电子研究所梁利平老师的课件,特此感谢。