您的位置: 首页 > 文章 > 4.FPGA_Verilog 语法基础之同步复位和异步复位 4.FPGA_Verilog 语法基础之同步复位和异步复位 分类: 文章 • 2024-10-04 18:35:40 同步复位 : 复位在时钟上升沿进行 异步复位 : 复位可以是时钟也可以是复位触发 如下图所示为同步复位和异步复位的区别,图一中A的跳变由时钟的上升沿来触发，图二中A的值可由时钟的上升沿和复位的下降沿来触发。
