第2课：HLS 的工作机制
硬件设计软件历史
- CAD: Computer Aided Design
- CAE: Computer Aided Engineering
- EDA: Electronic Design Automation (Verilog)
- ESL: Electronic System Level (Vivado HLS, System generator)
高层次综合(High Level Synthesis）好处
- 提高硬件设计工程师的生产率
- 提高软件设计工程师的系统性能
- 在C语言层次进行算法设计和验证
- 通过优化指令控制C综合过程
HLS基本步骤
- 调度：进行运算逻辑的提取，以及设置先后执行顺序；
- 逻辑提取：提取控制逻辑，转化为FSM。这个FSM同我们显示写的FSM是不同的。
- 绑定：配置好高层逻辑操作同FPGA底层资源的对应关系