对Setup time 和Hold time计算关系的理解

http://write.blog.****.net/mdeditor
http://write.blog.****.net/mdeditor

有个著名的笔试题,这样说道：时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min，该触发器的数据输出延时为Tco。组合逻辑电 路最大延迟为 T2max,最小为T2min。假设D1在前，D2去采样D1的数据（实际就是对图2的文字描述），问，触发器D2的建立时间T3和保持时间应满足什么条 件。这里给出一个简易公式供大家死记一下：

以下两个公式确定了 D2的Tsetup和Thold：

1) D1的Tco + max数据链路延时 + D2的Tsetup < T（即T3 < T - Tco - T2max）

2) D1的Tco + min数据链路延时 > D2的Thold（即T4< Tco + T2min）

其实上面的式2)可以从T3+T4=T推出，不过要注意把1)中的T2max改为T2min即可。

总之，建立时间长了，保持时间就短了。

实际中，某条数据链路延时是一个 定值，只不过要求它落在区间{T2min，T2max}。这也是T2min和T2max的实际意义。

从现实设计出发，个人觉得这个题改为考T2max和T2min更合适，那是不是有更多人犯晕呢？！