日本的新概念FPGA功耗降80%！
采用新型的纳米加工方法，大阪大学的科学家把12倍的设计单元塞入FPGA的网格状“交叉”布局中，通过缩短布线距离，这种方法实现的计算硬件比传统方法最大可减少80%的功耗。
来源︱大阪大学
翻译 | TechSugar编辑部
图 | 网络
大阪大学的研究人员用FPGA构建出一种新型计算硬件，可最大化人工智能应用计算效率，针对应用定制优化后，与当前常见的可重新布线硬件（例如FPGA或新型通用AI硬件）相比，其电路密度提高12倍，功耗则可望降低80%，大幅突破了FPGA的性能极限。该研究对非固定算法人工智能方案将有很大帮助，可以助其在降低功耗的前提下提升性能。
人工智能已经渗入到人们生活中的方方面面。从共享交通的滴滴、Uber，到反垃圾邮件系统，从智能语音助手，到智能家电，核心算法都离不开人工智能。然而，实现人工智能算法通常都需要消耗较大的算力，这也意味着更多功耗--即更多的碳排放。如果系统能够像人脑一样，根据任务轻重不同来决定投入的计算资源，重布线路以实现最优方案，就可以大幅提升能效。
我们通常想到的包括处理器在内的计算硬件，都是由厂商在出厂之前把硬件设定死的。现场可编程逻辑门阵列（FPGA）这类器件则不一样，工程师可以对它进行“在现场”重布线，随时更改FPGA内部线路连接方式，以对应用情况变化进行及时应对。大阪大学的研究人员用掉电保存的“通孔-开关”来为设计保持连接状态，直到开发人员想要重新配置。采用新型的纳米加工方法，大阪大学的科学家把12倍的设计单元塞入FPGA的网格状“交叉”布局中，通过缩短布线距离，这种方法实现的计算硬件比传统方法最大可减少80%的功耗。
通孔-开关型FPGA部分原理图
“我们的系统基于FPGA，设计周期非常快，如果需要，每天都可以更新设计，以满足人工智能新应用对大计算力的需求。”论文第一作者桥本征典（Masanori Hashimoto）还表示，通孔-开关方法实现的FPGA，也就不需要以前为实现在线可编程功能而预留的可编程硅电路。
Masanori Hashimoto
该项目研究团队的另一名作者刘载勋（Jaehoon Yu）说：“通孔-开关型FPGA可作为高性能计算平台，是最新人工智能算法的绝配。”
刘载勋
1.美国再出狠手！这家中国创业公司被下禁令：技术无法转回国，IPO 计划搁浅
2.TIOBE 3 月编程语言排行榜：Java 大涨，Delphi 辉煌不再！
免责声明：本文系网络转载，版权归原作者所有。如涉及作品版权问题，请与我们联系，我们将根据您提供的版权证明材料确认版权并支付稿酬或者删除内容。