2. DFT 入门篇-scan chain—design rule check

这是一个简单的脚本，读design （综合后），读library ，加时钟

design check 开始做scan 写两个文件给ATPG用

2.问题来了如果design里面既有 posedeg clk 又有negedge clk ，那么该如何做scan ，使用上面的脚本还行吗

实际上当然不行，那么该怎么改tcl

这是design ，实际做完scan 之后为

2. DFT 入门篇-scan chain—design rule check

可以看出先串的下降沿再串的上升沿。为什么会这样

2. DFT 入门篇-scan chain—design rule check

先看shift 过程 positive 到negative会有问题

再看capture过程，同样positive 到negative会有问题

2. DFT 入门篇-scan chain—design rule check

脚本需要加入

添加Set_scan_configuration -clock_mixing mix_edges

对于有clock domain crossing , 上升沿和下降沿需要 mix_edges

3 。对于multiple clock domain 我们又该如何处理

2. DFT 入门篇-scan chain—design rule check

第2种可能出现问题（频率一样，相位不一样）

2. DFT 入门篇-scan chain—design rule check

这个时候我们添加 lockup cell 相当于添加数据的保持时间

注意这里添加的位置 .

4 。scan相关信号主要是要注意第四个

2. DFT 入门篇-scan chain—design rule check

5. 做scan的时候我们首先需要进行 scan rule check

如果失败，两种方法该rtl 或者利用工具 autofix

2. DFT 入门篇-scan chain—design rule check

常见的两种错误这个时候怎么利用工具 autofix 呢

2. DFT 入门篇-scan chain—design rule check

时钟问题tcl 中加入这些复位问题留给大家自己思考