MYIR-ZYNQ7000系列-zturn教程(15)：在PS中使用ILA观测AXI总线

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用ILA观测PS端AXI总线的波形

链接：https://pan.baidu.com/s/1hQMOID1uDXC7h4t_VM8Ysg 密码：scom

Step1  已经新建好的vivado工程

Step2  新建一个Block Design

点击OK

Step3   添加ZYNQ核并配置

这个工程我主要配置了DDR，当然不同的开发板的配置也不同（这里力求工程简单所以配置比较少）

DDR配置如下图

Step4  调用gpio核并设置

双击调用的gpio核，将输出的管脚设置为3也就是引出三个gpio管脚，然后点击OK

设置完成后如下图所示

点击这个Run Connection Automation进行自动连线

在弹出的对话框中勾选全部，然后点击OK

自动连线完成后如下图所示

右击这个FIXED_IO这个管脚选择Make_External将这个管脚引出

同样在DDR上面右击选择Make_External将DDR管脚引出

FIXED_IO和DDR管脚都引出后如下图所示

删除这个自动引出的gpio管脚，然后点击这个＋号展开这个gpio

在展开的这个gpio_io_o上右击选择Make External引出这个管脚

管脚引出后如下图所示

Step4   调用ILA核

点击添加IP核，在搜索栏中输入ila，然后选择第一个ILA双击

这个是调出的ILA核

双击ILA核弹出属性设置对话框，我们测量的是axi总线所以这个Monitor Type选择axi，再将这个

采集的位宽Sample Data Depth设置为4096其它的都默认保持不变，然后点击OK

将这个要测量的axi_gpio的总线连到ILA上，并且这个要测量的总线的时钟和这个ILA的时钟必须是同一个时钟

Step5  进行综合并生成顶层文件

进行综合

生成顶层文件

Step6   分配fpga管脚生成bit文件

分配管脚

生成bit文件

Step7   导出硬件配置和打开SDK

导出硬件配置

打开SDK

Step8   生成fsbl

Step9   新建一个hello_world工程

新建一个ila_test.c文件并对输出的三个gpio管脚进行操作

Step 10  进行debug将PS程序下载到开发板

右击hello_world-->Debug As-->Debug Configurations

在弹出的对话框中双击这个Xilinx C/C++ application(GDB)

再在这个Target Setup 选项卡选择Reset Entire System

点击这个STDIO Connection选项卡勾选Connect STDIO to Console、选择自己开发板所连接的uart端口、

以及设置波特率为115200，然后点击这个Apply

最后点击这个Debug

再在弹出的对话框中点击Yes

这个是debug调试窗口

Step 11  在vivado中进行调试

切到vivado点击Open Target-->Auto Connect

打开后如下图所示

点击这个Add Probes设置axi总线的触发条件

设置这个WVALID为1

点击这个Run按钮

此时ILA处于等待状态

、

在SDK中这个debug调试窗口中点击Run

可以看到axi总线写入的值是5