intel/quartus lvds serdes设计 问题总结
从手册中可以了解，只要修改.qsf文件中的顺序就可以调整quartus的生成顺序（优先级）。
另外需要注意，高速率低lvds串化因子时时序时难以收敛的，因此优先使用高传化因子8以及tx_coreclk(而inclock的时序裕量比较低)。
当使用外部pll时似乎不能勾选CPA会导致fiter报错，去掉CPA选项后，tx端信号会有较大变化，rx端信号接口不变。
在生成sof过程中随时查看report信息：
从手册中可以了解，只要修改.qsf文件中的顺序就可以调整quartus的生成顺序（优先级）。
另外需要注意，高速率低lvds串化因子时时序时难以收敛的，因此优先使用高传化因子8以及tx_coreclk(而inclock的时序裕量比较低)。
当使用外部pll时似乎不能勾选CPA会导致fiter报错，去掉CPA选项后，tx端信号会有较大变化，rx端信号接口不变。
在生成sof过程中随时查看report信息：