LUT --查找表

LUT就是查找表，对于4输入的LUT而言，实际上就是4位地址位，一位数据位的存储器，能够存储16位数据，所以我们在FPGA设计中可以用LUT组建分布式的RAM。

LUT本质上就是一个RAM。它把数据事先写入RAM后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出

目前FPGA中多使用4输入的LUT

LUT是FPGA最小单元的组成结构

一般一个FPGA最小单元就会包含多个LUT和多个REG，且REG的个数多于LUT。

总结
1、always （）或者 assign 综合出的就是LUT构建的东西，可认为就是LUT。
2、在always （）的情况下，如果if 或者cace 不完整的话，会综合出latch，导致不稳定。
3、在always （posedge CLK）的情况下，综合出的是reg，即使if，或者case不完整，也不会综合出latch。

CLB是xilinx基本逻辑单元

• 每个CLB包含两个slices，每个slices由4个（A,B,C,D）6输入LUT和8个寄存器组成（中间应该还有一些选择器、与非门、或非门之类的东西）。
• 同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列。每列拥有独立的快速进位链资源。
•