DDR学习笔记
以下是如何新建工程控制DDR
实验室的板子使用的spartan6+DDR2，芯片是镁光的MT47H32M16，下面说一下如何从零开始操作DDR芯片
首先新建一个工程，生成DDR的IP核，由于spartan6只有两个bank可以连接DDR，这是硬件已经规定好的。
再选择DDR的时钟频率和型号
接下来选择fifo的类型是什么样的，这里我们选择32位的双向IO的fifo，方便起见，这里只使用一个port。
之后将调试不使能，使能后会报错，时钟输入选择单端输入
关于MCB的IP核设置比较重要的就是这些，之后我们在工程中进行例化。由于DDR的时钟输入一般是外部时钟输入，而实验室的板子使用的是FPGA产生一个200M的时钟作为输入，因此在生成ip核之后还需要对DDR的一些文件进行修改。
在$ipcore_dir(ip核名称)\user_design\rtl目录下的infrastructure.v文件中，让ddr的输入时钟不走IBUFG