数字逻辑第三章（集成门与触发器）
1.采用的半导体器件
双极型集成电路（采用双极型半导体器件）：速度快，负载能力强；功耗较大，结构复杂
TTL：速度快，逻辑电平摆幅大，抗干扰能力强，负载能力强
ECL：速度特别快，平均传输延迟时间1ns下；制造工艺复杂，功耗大，抗干扰能力弱
IIL：结构简单，功耗低，抗干扰能力弱
MOS集成电路（采用金属氧化物半导体场效应）：结构简单，制造方便，集成度高，功耗低；速度稍慢
PMOS、NMOS、CMOS（P/NMOS可分为耗尽型、增强型）
2.集成规模：SSI/MSI/LSI/VLSI
3.设计方法和功能定义：
非用户定制电路、全用户定制电路、半用户定制电路
二、半导体开关特性
1.二极管静态开关特性
正向特性：外加电压<阈值电压（VTH），截止状态；外加电压>阈值电压，导通状态
反向特性：外加电压<击穿电压（VBR），损坏；外加电压<击穿电压（反向截止电压VR），截止状态
2.二极管动态开关特性
反向恢复时间=存储时间+渡越时间（tre=ta+tt）
开通时间：非常短，可忽略
3.三极管静态特性
4.三极管动态特性
开通时间=延迟时间+上升时间（tON=td+tr）
关闭时间=存储时间+下降时间（tOFF=ts+tf）
三、逻辑门电路
1. 与门、或门、非门
2. TTL集成逻辑门：
典型TTL与非门：F=ABC
主要外部特性参数：
输出高电平:与非门输入至少有一个接低电平时的输出电平
输出低电平：与非门输入全为高电平时的输出电平
开门电平：确保与非门输出为低电平时所允许的最小输入高电平
关门电平：确保与非门输出为高电平时所允许的最大输入低电平
扇入系数：与非门所允许的输入端数目
扇出系数：与非门输出端所连接同类门的最大个数
灌电流负载工作：负载电流从外接电路流入与非门
拉电流负载工作：负载电流从与非门流入外接电路
输入短路电流：与非门一个或多个输入端接低电平，其他接高电平或悬空时流向低电平输入端的电流
输入漏电流：与非门一端接高电平，其他接低电平时流入高电平的电流
平均延迟时间：导通延迟时间与截止延迟时间的平均数
平均功耗：导通功耗与空载功耗的平均数
3.常用集成TTL门电路
非门、或非门、与或非门、异或门、与门、或门
4.两种特殊门电路
集电极开路与非门（OC门）：两个与非门的输出端直接对接，实现“与”逻辑
三态输出门（TS门）：EN=0时，高阻状态；EN=1时，与非逻辑；
5.COMS集成逻辑门电路
静态特性，栅极（G）、漏极（D）、源极（S）
CMOS集成逻辑门：
CMOS反相器、CMOS与非门、CMOS或非门、CMOS三态门、CMOS传送门
6.正逻辑与负逻辑（互为反演式）
四、触发器
触发器有两个互补的输出端Q和Q；触发器有两个稳定状态（“1”状态，“0”状态）
现态：输入信号作用之前的状态； 次态：输入信号作用之后的状态
1.基本R-S触发器
（用与非门构成的基本R-S触发器）当仅当低电平或负脉冲作用于输入端时，才会翻转
RS：11，状态不变；10，置为1状态；01，置为0状态；00，不允许。
功能表、状态表、状态图、次态方程、激励表
（用或非门构成的基本R-S触发器）
RS：00，状态不变；01，置为1状态；10，置为0状态；11，不允许。
2.常用时钟控制触发器
钟控R-S触发器：Q（n+1）=S+R Q
CP=0时，*，触发器状态保持不变；
CP=1时，RS：00，状态不变；01，置为1状态；10，置为0状态；11，不允许。
钟控D触发器：Q（n+1）=D
CP=0时，*，触发器状态保持不变；
CP=1时，D:1，置为1状态；0，置为0状态；
钟控J-K触发器：Q(n+1)=J Q + K Q
CP=0时，*，状态不变
CP=1时，JK：00，不变；01，置为0状态；10，置为1状态；11，翻转；
钟控T触发器：Q(n+1) = T Q + T Q
CP=0时，*，状态不变；
CP=1时， T:0,不变；1，翻转；
3.其他结构钟控触发器
主从钟控触发器
主从R_S触发器：Q(n+1) = S + R Q R S = 0
主从J-K触发器： Q(n+1) = J Q + K Q
维持-阻塞钟控触发器