1.7 COMS边沿触发器
从时钟的触发方式划分,可将触发器分为电平、电位触发的锁存器(latch)或边沿触发的寄存器。后者在数字电路中用的比较多。
组合逻辑电路中不可避免的会出现毛刺,如果采用电位触发,输入端的毛刺很容易被传到输出端,因为抗干扰能力弱。
主从结构原理
一主一从级联,主和从的时钟是互补的。
从时钟的触发方式划分,可将触发器分为电平、电位触发的锁存器(latch)或边沿触发的寄存器。后者在数字电路中用的比较多。
组合逻辑电路中不可避免的会出现毛刺,如果采用电位触发,输入端的毛刺很容易被传到输出端,因为抗干扰能力弱。
主从结构原理
一主一从级联,主和从的时钟是互补的。